SPI_I2S prescaler register (SPI_I2SPR)

Регистр тактирования I2S

Смещение (Address offset): 0x20

Reset value: 0x0002

15	14	13	12	11	10	9	8
Reserved						MCKOE	ODD
---						rw	rw
0	0	0	0	0	0	0	0

7	6	5	4	3	2	1	0
I2SDIV[7:0]
rw
0	0	0	0	0	0	1	0

Биты

Имя

Описание

15:10

Reserved

Reserved, must be kept at reset value

Зарезервировано. Должно быть сохранено значение после сброса

MCKOE

Master clock output enable

Включение тактовой частоты мастером

0 : отключено

1 : включено

Изменение бита возможно когда I2S отключен (I2SE=0).

Используется I2S в master-режиме.

Недоступен в SPI режиме.

ODD

Odd factor for the prescaler

0 : реальное значение делителя = I2SDIV * 2

1 : реальное значение делителя = (I2SDIV * 2) + 1

Изменение бита возможно когда I2S отключен (I2SE=0).

Используется I2S в master-режиме.

Недоступен в SPI режиме.

7:0

I2SDIV[7:0]

I2S Linear prescaler

Делитель I2S

Значения I2SDIV=0 и I2SDIV=1 являются недопустимыми.

Изменение бита возможно когда I2S отключен (I2SE=0).

Используется I2S в master-режиме.

Недоступен в SPI режиме.

/*******************  Bit definition for SPI_I2SPR register  ********************/

#define  SPI_I2SPR_I2SDIV     ((uint16_t)0x00FF)     /* I2S Linear prescaler */
#define  SPI_I2SPR_ODD        ((uint16_t)0x0100)     /* Odd factor for the prescaler */
#define  SPI_I2SPR_MCKOE      ((uint16_t)0x0200)     /* Master Clock Output Enable */